


Prova scritta di Fondamenti di Elettronica Digitale
19 settembre 2024

Nome: Cognome: Matricola:

Punti Assegnati:/.....///// =

Sia $V_{DD}=1.5V$, si considerino esauriti i transistori al 90% dell'escursione di tensione, e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.35 [V]	-0.35[V]
β'	150 [$\mu\text{A}/\text{V}^2$]	75 [$\mu\text{A}/\text{V}^2$]
γ	0[V ^{1/2}]	0[V ^{1/2}]
L_{MIN}	0.13[μm]	0.13[μm]
C_{ox}	13 [fF/ μm^2]	13 [fF/ μm^2]
C_{GS0}	0.6[fF/ μm]	0.6 [fF/ μm]



Nella figura sopra riportata i *gate* sono realizzati con circuiti di tipo CMOS che devono avere ritardi di salita e discesa uguali. La capacità di carico vale $C_L = 18fF$. In relazione al circuito di figura si risponda ai seguenti quesiti.

1. Si indichi la funzione logica $F(A,B,C,D)$ realizzata al nodo di uscita *Out*. (2 punti)
2. Supponendo inoltre che i transistori *n*-MOS dei *gate* NOR e NAND abbiano dimensionamento $S_n=1$, si calcolino le capacità C_A, C_B, C_C, C_D agli ingressi *A, B, C* e *D*. (4 punti)
3. Supponendo che le capacità ai nodi *O1* ed *O2* coincidano con le capacità di ingresso del *gate* *a valle* ed indicando con S_X il dimensionamento dei transistori *n*-MOS del *gate* XOR, si esprima in funzione di S_X il ritardo di commutazione a fronte della transizione dell'ingresso *B* da 0 a 1 (con $A = 1, C = 1, D = 0$) e si determini il valore di S_X che minimizza tale ritardo ed il valore del ritardo stesso. (12 punti)
4. Con i dimensionamenti del punto precedente, si calcoli il ritardo a fronte di una transizione dell'ingresso *C* da 0 a 1 (con $A = 1, B = 0, D = 0$). (6 punti)
5. Supponendo che gli ingressi *A, B, C* e *D* siano statisticamente indipendenti ed equiprobabili e che la frequenza di lavoro del circuito sia $f=1.3$ GHz, si calcoli la potenza dinamica dissipata dal circuito. (6 punti)

Soluzione

19 Settembre 2024

1. Siccome la funzione logica al nodo O1 vale $F_{O1} = \overline{AB}$ ed al nodo O2 vale $F_{O2} = \overline{C + D}$, allora la funzione logica sul nodo di uscita sarà $F(A, B, C, D) = AB(\overline{C + D}) + \overline{AB}(C + D)$.
2. La capacità agli ingressi A e B è la capacità di ingresso C_{nand} del NAND mentre agli ingressi C e D è la capacità di ingresso C_{nor} del NOR. Siccome i transistori n-MOS dei gate hanno dimensionamento minimo ed i ritardi di salita e discesa dei gate devono essere uguali avremo:

$$C_{nand} = (1 + \varepsilon/2)C_{M1} = 0.751fF \quad C_{nor} = (1 + 2\varepsilon)C_{M1} = 1.878fF$$

$$\text{con } C_{M1} = [C_{ox}L_{MIN}^2 + 2L_{MIN}C_{GS0}] = 0.376fF.$$

3. Le capacità ai nodi O1, O2 possono essere stimate come la capacità di ingresso del gate XOR. Tenuto conto della sua topologia abbiamo quindi

$$C_{O1} = C_{O2} = S_X(1 + \varepsilon)C_{M1}$$

A fronte della transizione $(A, B, C, D) = (1, 0, 1, 0) \rightarrow (1, 1, 1, 0)$ si ha una commutazione del NAND e quindi nel nodo di uscita, mentre il NOR non commuta. Il ritardo è quindi il ritardo dall'ingresso B all'uscita e può essere espresso come

$$t_p = \frac{2S_X(1 + \varepsilon)C_{M1}}{(S_{nand}/2)\beta'_n V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{(\varepsilon S_X/2)\beta'_p V_{DD}} F(V_T/V_{DD}) = t_1 S_X + \frac{t_2}{S_X}$$

dove $S_{nand}=1$ è il dimensionamento nel pull-down del NAND ed abbiamo introdotto i due tempi

$$t_1 = \frac{4(1 + \varepsilon)C_{M1}}{\beta'_n V_{DD}} F(V_T/V_{DD}) = 42.75ps \quad t_2 = \frac{4C_L}{\beta'_p V_{DD}} F(V_T/V_{DD}) = 682.7ps$$

Il ritardo può essere minimizzato annullando la derivata di t_p rispetto a S_X , che fornisce

$$S_X = \sqrt{\frac{t_2}{t_1}} \simeq 4$$

a cui corrisponde un ritardo $t_p = 341.7ps$.

4. Il ritardo a fronte della transizione $(A, B, C, D) = (1, 0, 1, 0) \rightarrow (1, 0, 0, 0)$ è quello che corrisponde alla commutazione del NOR e, in particolare, è il ritardo dall'ingresso C all'uscita. Considerando che il gate NOR ha lo stesso dimensionamento $S_n=1$ del gate NAND per i transistori n-MOS, il ritardo si può calcolare come

$$t_p = \frac{t_1}{2} S_X + \frac{t_2}{S_X} = 256.2ps$$

- 3) Siccome gli ingressi sono indipendenti ed equiprobabili, le attività di commutazione ai nodi del circuito possono essere ottenute semplicemente analizzando le tabelle di verità delle funzioni logiche computate ai nodi O1, O2 ed Out. Il computo delle configurazioni di ingresso che portano ad un'uscita pari a uno fornisce

$$P_{O1} = \frac{3}{4} \quad P_{O2} = \frac{1}{4} \quad P_{Out} = \frac{10}{16}$$

da cui possiamo calcolare la potenza dinamica come

$$P_{din} = f_c V_{DD}^2 [P_{O1}(1 - P_{O1})C_{O1} + P_{O2}(1 - P_{O2})C_{O2} + P_{Out}(1 - P_{Out})C_L] = 17.28\mu W$$

dove la capacità ai nodi O1 ed O2 è la medesima e vale $C_{O1} = C_{O2} = S_X(1 + \varepsilon)C_{M1} = 4.50fF$.